Università di Genova logo, link al sitoUniRe logo, link alla pagina iniziale
    • English
    • italiano
  • italiano 
    • English
    • italiano
  • Login
Mostra Item 
  •   Home
  • Tesi
  • Tesi di Laurea
  • Laurea Magistrale
  • Mostra Item
  •   Home
  • Tesi
  • Tesi di Laurea
  • Laurea Magistrale
  • Mostra Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Una pipeline per supportare gli utenti nella selezione di modelli di machine learning e nel loro porting su FPGA.

Thumbnail
Mostra/Apri
tesi37226902.pdf (2.907Mb)
Autore
Siddi, Yryskeldi <2000>
Data
2026-03-27
Disponibile dal
2026-04-02
Abstract
Questa tesi presenta una pipeline che integra l'Automated Machine Learning (AutoML) con Field-Programmable Gate Array (FPGA) per semplificare lo sviluppo e l'implementazione di modelli predittivi ad alte prestazioni. Utilizzando AutoWeka, il sistema automatizza la selezione dell'algoritmo e l'ottimizzazione degli iperparametri, identificando la Regressione Logistica Multinomiale (MLR) per la classificazione delle attività fisiche a partire dai dati dei sensori fisiologici. Il modello è implementato su un FPGA AMD/Xilinx Artix™ UltraScale+ utilizzando Vitis High-Level Synthesis (HLS), che converte le descrizioni C++ in architetture hardware RTL. I risultati mostrano un miglioramento della velocità del 9% rispetto all'esecuzione tramite CPU per singole istanze, una riduzione fino al 75% del tempo di esecuzione grazie alla replica parallela delle istanze e un'efficienza energetica significativamente maggiore, con un consumo di circa un sesto della potenza della CPU.
 
This thesis presents a pipeline integrating Automated Machine Learning (AutoML) with Field-Programmable Gate Arrays (FPGAs) to simplify the development and deployment of high-performance predictive models. Using AutoWeka, the system automates algorithm selection and hyperparameter tuning, identifying Multinomial Logistic Regression (MLR) for classifying physical activities from physiological sensor data. The model is deployed on an AMD/Xilinx Artix™ UltraScale+ FPGA using Vitis High-Level Synthesis (HLS), which converts C++ descriptions into RTL hardware architectures. Results show a 9% speed improvement over CPU execution for single instances, up to 75% reduction in execution time through parallel replication, and significantly higher energy efficiency, consuming about one-sixth of the CPU’s power.
 
Tipo
info:eu-repo/semantics/masterThesis
Collezioni
  • Laurea Magistrale [7402]
URI
https://unire.unige.it/handle/123456789/15510
Metadati
Mostra tutti i dati dell'item

UniRe - Università degli studi di Genova | Informazioni e Supporto
 

 

UniReArchivi & Collezioni

Area personale

Login

UniRe - Università degli studi di Genova | Informazioni e Supporto